[关键词]芯片封装技术技术特点
我们经常听说某某芯片采用什么什么的封装方式，在我们的电脑中，存在着各种各样不同处理芯片，那么，它们又是采用何种封装形式呢?并且这些封装形式又有什么样的技术特点以及优越性呢?在本文中，作者将为你介绍几个芯片封装形式的特点和优点。
一、DIP双列直插式封装
DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。
DIP封装具有以下特点：(1)适合在PCB(印刷电路板)上穿孔焊接，操作方便。(2)芯片面积与封装面积之间的比值较大，故体积也较大。Intel系列CPU中8088就采用这种封装形式，缓存和早期的内存芯片也是这种封装形式。
二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装
QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。PFP方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。
QFP/PFP封装具有以下特点：(1)适用于SMD表面安装技术在PCB电路板上安装布线。(2)适合高频使用。(3)操作方便，可靠性高。(4)芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。
三、PGA插针网格阵列封装
PGA芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2~5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。
ZIF是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起，则压力解除，CPU芯片即可轻松取出。PGA封装具有以下特点：(1)插拔操作更方便，可靠性高。(2)可适应更高的频率。Intel系列CPU中，80486和Pentium、PentiumPro均采用这种封装形式。
四、BGA球栅阵列封装
随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用BGA封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。BGA封装技术又可详分为五大类：(1)PBGA基板：一般为2~4层有机材料构成的多层板。Intel系列CPU中，PentiumII、III、IV处理器均采用这种封装形式。(2)CBGA基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片的安装方式。Intel系列CPU中，PentiumI、II、PentiumPro处理器均采用过这种封装形式。(3)FCBGA基板：硬质多层基板。(4)TBGA基板：基板为带状软质的1~2层PCB电路板。(5)CDPBGA基板：指封装中央有方型低陷的芯片区。
BGA封装具有以下特点：(1)I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率。(2)虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能。(3)信号传输延迟小，适应频率大大提高。(4)组装可用共面焊接，可靠性大大提高。
BGA封装方式经过十多年的发展已经进入实用化阶段。1987年，日本西铁城公司开始着手研制塑封球栅面阵列封装的芯片。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等)，以及芯片组中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。目前，BGA已成为极其热门的IC封装技术，其全球市场规模在2000年为12亿块，预计2005年市场需求将比2000年有70%以上幅度的增长。
五、CSP芯片尺寸封装
随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒大不超过1.4倍。
CSP封装又可分为四类：(1)传统导线架形式，代表厂商有富士通、日立、Rohm、高士达等等。(2)硬质内插板型，代表厂商有摩托罗拉、索尼、东芝、松下等等。(3)软质内插板型，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气(GE)和NEC。(4)晶圆尺寸封装：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。
CSP封装具有以下特点：(1)满足了芯片I/O引脚不断增加的需要。(2)芯片面积与封装面积之间的比值很小。(3)极大地缩短延迟时间。CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电、数字电视、电子书、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽等新兴产品中。
六、MCM多芯片模块
在非微电子专业如计算机、通信、信号处理、自动化、机械等专业开设集成电路设计技术相关课程，一方面，这些专业的学生有电子电路基础知识，又有自己本专业的知识，可以从本专业的系统角度来理解和设计集成电路芯片，非常适合进行各种应用的集成电路芯片设计阶段的工作，这些专业也是目前芯片设计需求最旺盛的领域；另一方面，对于这些专业学生的应用特点，不宜也不可能开设微电子专业的所有课程，也不宜将集成电路设计阶段的许多技术（如低功耗设计、可测性设计等）开设为单独课程，而是要将相应课程整合，开设一到二门集成电路设计的综合课程，使学生既能够掌握集成电路设计基本技术流程，也能够了解集成电路设计方面更深层的技术和发展趋势。因此，在课程的具体设置上，应该把握以下原则。理论讲授与实践操作并重集成电路设计技术是一门实践性非常强的课程。随着电子信息技术的飞速发展，采用EDA工具进行电路辅助设计，已经成为集成电路芯片主流的设计方法。因此，在理解电路和芯片设计的基本原理和流程的基础上，了解和掌握相关设计工具，是掌握集成电路设计技术的重要环节。技能培训与前瞻理论皆有在课程的内容设置中，既要有使学生掌握集成电路芯片设计能力和技术的讲授和实践，又有对集成电路芯片设计新技术和更高层技术的介绍。这样通过本门课程的学习，一方面，学员掌握了一项实实在在有用的技术；另一方面，学员了解了该项技术的更深和更新的知识，有利于在硕、博士阶段或者在工作岗位上，对集成电路芯片设计技术的继续研究和学习。基础理论和技术流程隔离由于是针对非微电子专业开设的课程，因此在课程讲授中不涉及电路设计的一些原理性知识，如半导体物理及器件、集成电路的工艺原理等，而是将主要精力放在集成电路芯片的设计与实现技术上，这样非微电子专业的学生能够很容易入门，提高其学习兴趣和热情。
2非微电子专业集成电路设计课程实践
根据以上原则，信息工程大学根据具体实际，在计算机、通信、信号处理、密码等相关专业开设集成电路芯片设计技术课程，根据近两年的教学情况来看，取得良好的效果。该课程的主要特点如下。优化的理论授课内容
1）集成电路芯片设计概论：介绍IC设计的基本概念、IC设计的关键技术、IC技术的发展和趋势等内容。使学员对IC设计技术有一个大概而全面的了解，了解IC设计技术的发展历程及基本情况，理解IC设计技术的基本概念；了解IC设计发展趋势和新技术，包括软硬件协同设计技术、IC低功耗设计技术、IC可重用设计技术等。
2）IC产业链及设计流程：介绍集成电路产业的历史变革、目前形成的“四业分工”，以及数字IC设计流程等内容。使学员了解集成电路产业的变革和分工，了解设计、制造、封装、测试等环节的一些基本情况，了解数字IC的整个设计流程，包括代码编写与仿真、逻辑综合与布局布线、时序验证与物理验证及芯片面积优化、时钟树综合、扫描链插入等内容。
3）RTL硬件描述语言基础：主要讲授Verilog硬件描述语言的基本语法、描述方式、设计方法等内容。使学员能够初步掌握使用硬件描述语言进行数字逻辑电路设计的基本语法，了解大型电路芯片的基本设计规则和设计方法，并通过设计实践学习和巩固硬件电路代码编写和调试能力。
4）系统集成设计基础：主要讲授更高层次的集成电路芯片如片上系统（SoC）、片上网络（NoC）的基本概念和集成设计方法。使学员初步了解大规模系统级芯片架构设计的基础方法及主要片内嵌入式处理器核。丰富的实践操作内容
1）Verilog代码设计实践：学习通过课下编码、上机调试等方式，初步掌握使用Verilog硬件描述语言进行基本数字逻辑电路设计的能力，并通过给定的IP核或代码模块的集成，掌握大型芯片电路的集成设计能力。
2）IC前端设计基础实践：依托Synopsys公司数字集成电路前端设计平台DesignCompiler，使学员通过上机演练，初步掌握使用DesignCompiler进行集成电路前端设计的流程和方法，主要包括RTL综合、时序约束、时序优化、可测性设计等内容。
3）IC后端设计基础实践：依托Synopsys公司数字集成电路后端设计平台ICCompiler，使学员通过上机演练，初步掌握使用ICCompiler进行集成电路后端设计的流程和方法，主要包括后端设计准备、版图规划与电源规划、物理综合与全局优化、时钟树综合、布线操作、物理验证与最终优化等内容。灵活的考核评价机制
1）IC设计基本知识笔试：通过闭卷考试的方式，考查学员队IC设计的一些基本知识，如基本概念、基本设计流程、简单的代码编写等。
2）IC设计上机实践操作：通过上机操作的形式，给定一个具体并相对简单的芯片设计代码，要求学员使用Synopsys公司数字集成电路设计前后端平台，完成整个芯片的前后端设计和验证流程。
3）IC设计相关领域报告：通过撰写报告的形式，要求学员查阅IC设计领域的相关技术文献，包括该领域的前沿研究技术、设计流程中相关技术点的深入研究、集成电路设计领域的发展历程和趋势等，撰写相应的专题报告。
3结语
航空微电子及关键技术
以集成电路为核心的微电子技术，在军事通信、军事指挥、军事侦察、电子干扰和反干扰、无人机、军用飞机、导弹，雷达、自动化武器系统等方面得到广泛应用，覆盖了军事信息领域的方方面面。因此，现代信息化战争又被称为“芯片之战”。出于国防装备的需要，世界军事强国不仅重视通用微电子技术发展，也十分重视专用微电子技术的发展。这是因为专用微电子产品不仅在国防装备中应用广泛，而且对国防装备的作战效能起着关键作用。美国提出，在其防务的技术优势中，集成电路是最重要的因素。20世纪80年代美国就将集成电路列为战略性产业。决定航空电子系统成本和技术的关键和核心，是以航空关键集成电路和元器件为核心的航空微电子技术和产品。
当前微电子科学技术一个重要的发展方向，就是由集成电路（IC）向集成系统（IS）转变，并由此产生了微系统。微系统有两重含义：一是将电子信息系统集成到硅芯片上，即信息系统的芯片集成——片上系统或Systemon-a-Chip（SoC）。另一含义就是微电子机械系统（MEMS）和微光机电系统。
SoC将一个基于PCB上实现的系统功能尽可能的转化为基于功能、性能高度集成的基于硅的系统级芯片实现。因此，SoC尽可能多的集成系统的功能，可以减小系统体积重量，提高系统的性能，提高系统的可靠性，并能降低系统的制造成本。
MCM（Multi-ChipModule）是利用先进的微组装技术将多个（2个或以上)集成电路管芯及其他微型元器件组装在单一封装外壳内，形成具有一定部件或系统功能的高密度微电子组件。基于MCM基础上发展起来的系统级封装SIP（SysteminPackage），是将整个应用系统中所有的电路管芯和其他微型元器件组装在单一封装外壳内的技术。MCM/SIP技术的开发应用将是突破传统封装固有瓶颈的一种有效途径，实现信息技术的发展对集成电路的封装密度、处理速度、体积、重量及可靠性等方面提出新的应用要求。
上世纪90年代，美国NASA为实现太空飞船小型和微型化提出先进飞行计算机计划（AFC），将MCM作为在微电子领域保持领先地位的重要技术加以发展，并确定其为2010年前重点发展的十大军民两用高新技术之一。日本一直以来都是MCM技术的推崇者，他们建立的MCM技术协会进一步促进多芯片组件的发展与应用。
虽然SoC可以集成多种功能IP，但多工艺混合的IP难以采用SoC在单一硅片上实现,因此虽然SoC发展迅速，但并不能取代MCM/SIP技术，一定程度上来讲，MCM/SIP技术是对SoC实现小型化的重要补充。因此，SoC/MCM（SIP）技术固有的技术优点，是航空电子系统低功耗、高性能、高可靠、超小型化的发展的永恒追求，也是航空电子系统发展迫切需要的核心技术之一。
航空微电子产业的国内外现状
航空电子系统所用关键集成电路与元器件的基本上可以分为四大类别：通用高端芯片、航空专用集成电路、机载任务子系统专用处理芯片、航空核心元器件。
1、通用高端芯片，主要是指处理类、存储类、电源类、A/D、D/A、OP等类别的集成电路。高端通用芯片决定航空电子系统的整体性能，是航空系统中不可缺少的一类重要器件。由于武器装备发展的需求超前于我国集成电路的研制和国产化，各项主战装备进入设计定型时，国内出现无“芯”可用的状况，导致定型装备的高端通用芯片基本依赖于进口，在重点型号中几款用量大的CPU芯片大都要依靠进口，只有少数是国产化的CPU芯片，而且性能都比较低。
2、航空专用集成电路，主要包是指总线网络及相关标准协议，以及使用MCM、SIP设计的模块。航空专用集成电路一般分为两种：第一种是满足航空标准、协议和规范的专用电路，如支持ARINC429协议、1553B协议、光纤通道FC-AE协议等的电路，它决定了航空电子系统的体系结构。这类芯片主要是总线协议处理类芯片，是航空电子系统的“中枢神经”，遍布飞机的各个部件和角落。第二种是满足飞机应用环境要求的专用集成电路。这类芯片是面向航空电子系统的应用需求特点开发的芯片。欧美新一代飞机研制中，广泛使用了SoC/MCM(SIP)技术手段，实现低功耗、高性能、高可靠性、超小型化的最终目标。为了达到F-22等新一代飞机综合核心处理机（ICP）对“性能/体积”方面的要求，美国“宝石台”计划中定义了多达12种MCM。
3、机载任务子系统专用处理电路，主要包括弹载计算机小型化核心芯片、头显定位处理系统芯片、头/平显畸变校正芯片、机载专用远程激光测距芯片以及机载防撞系统综合信号处理芯片等。机载任务子系统专用处理电路是决定航电任务子系统或设备某些特定性能的专用集成电路，如弹载计算机、头显定位处理系统芯片、头/平显畸变校正芯片、机载专用远程激光测距芯片和机载防撞系统综合信号处理芯片。目前国内该类任务子系统多采用专用电路板卡实现，缺点主要在于体积大、功耗高、集成度低、数据处理时间长等。
【关键词】后端物理设计布局布线
1引言
目前有许多不同的成像系统，而其中被普遍采用的图像传感器主要分为电荷耦合器件CCD和互补金属氧化物场效应管CMOS两大类。随着CMOS制造工艺水平不断提高，CMOS图像传感器的低功耗、小尺寸、单芯片系统集成等优势越来越明显，从而被广泛地应用在数码产品、空间光学系、医疗设备、视频监控、汽车电子等社会生活各个领域。因此，设计一个具有市场竞争力的图像传感器芯片具有重要的现实意义。本文阐述了一个640×480CMOS图像传感器芯片的物理设计，描述了整个后端物理设计过程，结合芯片电路自身的特点，提出了相应的设计方法。最终芯片成功流片，芯片面积是44.9mm2，封装后面积是216mm2，测试数据结果表明，各项参数符合设计要求。
2芯片概况和主要结构
芯片基于0.11μmCIS工艺制造。芯片使用3.3V电压供电，内部共有3个时钟，设计功耗为198mv，封装引脚为48个。相比CCD，CMOS图像传感器则是把整个图像系统集成到同一芯片内。该芯片是一款较为复杂的数模混合的SOC芯片，它集成了包括二维像素感光阵列，放大器，寄存器阵列，时序控制单元，偏置电路和A/D单元等在内的多个模块单元，从而构成了整个图像采集系统电路。
其中二维像素感光阵列由640×480个像素单元共同组成。放大采用2倍PGA控制可进行8倍模拟增益放大，从而将像素上反映光强的弱电荷信号进行了差分放大。模数转换器（AD）单元采用双通道流水线AD转化器完成模拟至数字之间的转换，其分辨率为10位。时序控制单元控制着信号的读出模式、积分时间、数据输出速率等。为了使芯片中各单元电路按规定的节拍协调工作，芯片使用了多个时钟控制信号。
3芯片物理设计
3.1物理设计流程
芯片设计采用业界主流的ASIC半定制自顶向下（Top-Down）设计流程。其后端从网表到GDSII的设计流程如图1所示。
3.2布局规划
布局规划在芯片设计中占据着重要的地位，它的合理与否直接关系到芯片的时序收敛、布线通畅、电源稳定以及良品率。本文芯片的布局规划基于CadenceEDI软件来实现。根据芯片的特点，布局时所有模块都放置在外边沿，目的是为了尽量保留完整的空间放置标准单元，并根据整体数据流的走向，尽量保证时序和逻辑上关系密切的模块靠近对方，这样便于走线，同时也提高了芯片面积利用率。由于芯片是数模混合，为了避免了数字信号与模拟信号之间的干扰。对于芯片中的模拟IP，则将其放置于芯片的角落或边沿，并且在模拟模块周围设置保护隔离环。
3.3电源规划
深亚微米下，导线的宽度变小，长度变长，电压降效应更加影响了延迟的变化，降低噪声容限值，从而引起芯片时序违例，严重时可将芯片功能失效，因此电压降问题变得不可忽视。电压降对于芯片性能的影响非常大，一般情况下，5%的电压降会增大10%～15%的线延迟。因此一个合理的电源网格规划，是芯片设计考虑的首要问题。
芯片内核工作电压为1.5V，I/O工作电压为3.3V。根据工艺参数，越下层的金属宽度和pitch不断减小，而且电源线厚度也在减小，因此高层金属具有电阻率小，可有效减少IR-Drop。依据这个原则，在将外面的Power引入到芯片core内部时，就采用高层Metal构建stripe。同时每隔相应的距离，设计横竖交错相结合的电源条（PowerStrips），形成供电网络结构，从而覆盖整个芯片，这样进一步减小了电压降（IR-Drop），使得芯片供电均匀。
3.4时钟树综合
根据在芯片内的不同分布特点，时钟树可分为H-tree、X-tree、Balancedtree和clockgrid/mesh等结构。时钟树综合根据时钟约束文件（SDC）的要求生成spec文件，从时钟根节点到每一个叶节点的延迟中，逐级地在适当位置插入缓冲器（Buffer或Inverter），选择合适的缓冲器类型和时钟树层次结构来平衡负载，尽可能减少偏移，得到最小时钟偏差，至此整个时钟网络形成。
由于时钟信号影响着整个芯片性能，则优先对时钟信号进行布线，为了减小时钟线上的串扰对时序造成的影响，采取了2×Width_2×Spacing_cts方式增大了时钟线之间的间距和宽度，减少了其他信号的干扰。之后经PostCTSoptimization后，对时序进行了SI分析和迭代修复，达到了设计要求。
3.5静态时序分析
芯片中的延迟由器件本身延时和互连线所引起的延迟组成。但随着器件特征尺寸进入深亚微米阶段，互连线延迟在电路延迟中起到决定性作用，数据表明到0.1微米左右时，互连延迟可达95%以上。互连延迟线严重影响着IC性能。静态时序分析成为精确计算时序和发现微小时序错误的有效手段。
静态时序分析通过遍历网表中的所有路径，找出所有违反时序约束的路径，主要检查建立时间和保持时间是否满足时序要求。为了尽早检测到设计中存在的时序问题，减少设计的迭代次数，确保时序收敛，在设计过程的相关阶段都进行了静态时序分析。在版图设计之前，由于没有时钟网络结构，只能根据线性负载模型（WLM）和设定相应的约束来估算互连线延迟。在版图之后，电路中的每根物理连线的结构已被确定，因此提取真实的连线寄生参数写到SDF文件并反标回网表，时序才得以精确计算。通过反复迭代，直至满足了芯片所需的60MHZ工作时序要求。
3.6物理验证
特征尺寸的不断缩小，后端物理设计面临着可制造性设计的诸多问题，比如天线效应，金属密度，宽金属开槽孔等等。为了降低流片风险，在可制造性设计（DFM）之后，需要进行一系列检查工作，尤其进入深亚微米工艺时代验证显得更为重要。整个验证过程包括时序验证、物理验证和逻辑功能验证三大任务。时序验证包括静态时序分析（PrimeTime）和形式验证（Formality）。物理验证包括DRC、ERC和LVS。
芯片通过上述可制造性设计和相关验证后，保证了其设计的正确性，之后将GDSII文件交付生产厂并顺利成功流片，芯片封装图如图2（a）所示。通过测试系统的测试，芯片功耗为198mw，工作电压为3.3v，封装面积为216mm2，其芯片效果图如图2（b）所示。
4结束语
本文阐述了基于CMOS图像传感器芯片的后端物理设计。重点介绍了布局规划，电源规划，时钟树综合，静态时序分析和物理验证，并结合芯片电路自身的特点和后端设计经验，对每一步认真分析，提出了相应的设计方法。面对后端物理时序、功耗、可制造性设计的诸多挑战，对设计进行一系列验证工作，有力地保证了本次芯片的时序收敛和成功流片。随着IC不断进步，新的工具、新的流程和新的方法将不断完善，以应对后端物理设计的不断挑战。
参考文献
[1]M.Bigas，E.Cabruja，J.Forest，J.Salvi.ReviewofCMOSimagesensors[J].MicroelectronicsJournal，2005，Vol.37（5），pp.433-451.
[2]WangJun，LiGuohong.TheapplicationofCMOSimagesensorinspaceremotesensing[J].Space-craftRecovery&Remotesensing2008.29（2）：42-47.
[3]陈春章，艾霞，王国雄.数字集成电路物理设计[M].北京：科学出版社，2005.
[4]HodgesDA，JacksonHG，SalehRA.AnalysisandDesignofDigitalIntegratedCircuits：InDeepSubmicronTechnology（3rdEdition）.McGrawHill，2003.
[5]RabayJM，ChandrakasanA，NikolicB.DigitalIntegratedCircuits，2ndEditon，PrenticeHall，2002.
[6]Veendrick，H.Deep-SubmicronCMOSIC，KluwerAcademicPublishers，TenHagenenStam，Deventer，TheNetherlands（2000）.
[7]RashinkarP，PatersonP，SinghLSystem-on-a-chipverificationmethodologiesandtechniques[M].USA：KluwerAcademicPublishers，2002.
采用介电润湿机理操控微液滴技术，系统的功耗极低，因此微液滴操控电路的设计对电流无要求；但考虑电流过大会导致介电层被击穿发生电解以及加剧微液滴的蒸发，所以要求控制电路输出电流应尽量小。由Young－Lippman方程可知，微液滴接触角的余弦值与外加电压的平方成正比［7］，为了使接触角大范围内连续变化，要求电压幅值大范围可调；另外，微液滴输运与分离所需电压幅值相差很大，也要求电压幅值大范围可调［8］。根据项目需求，使用的数字微流控芯片包含128个驱动电极，每个电极最高承受电压为200V。因此，设计的驱动电路需要满足以下指标：1）电路由单一5V2A直流电源供电，输出有128路，每路可独立输出方波。2）每路输出电压幅值为0～200V，频率为10～1000Hz，电压幅值和频率均可调，并且输出电压精度为±0．5V。3）人机界面采用计算机控制，并与驱动电路使用USB2．0接口通信，计算机向驱动电路发送各路输出电压幅值和频率信息。
2设计方案
2.1总体方案根据系统要求，所设计的驱动电路应具有将5V电压升至200V的能力，实践中常采用拓扑结构为DC－DC升压变换器的电路以实现升压［9－10］，但对于复杂的数字微流控系统采用该方式会导致驱动电路的体积过于庞大。为缩小电路体积以节省实验空间，提出了使用集成芯片搭建的高度集成化驱动电路，电路结构如图3所示。计算机通过由软件LabVIEW搭建的窗口界面向驱动电路中的单片机发送128路方波输出的电压幅度和频率信息，单片机对计算机发送的指令进行解析，然后以特定时间间隔向32通道D／A芯片发送相应的方波电压信息，进而实现指定频率和幅度的方波输出。
2.2单片机设计的电路中所使用的单片机为PIC24H，该系列单片机是美国微芯科技公司推出的十六位精简指令集微控制器，具有高速度、低工作电压、低功耗等特点，以及较大的输出驱动能力和较强的计算能力。PIC24H的主要任务为：接收由计算机输入的电压幅值与频率信息，根据频率计算出方波周期，然后每半个周期时间向D／A芯片分别发送输出方波最大和最小电压幅值指令，进而实现特定电压幅值和频率的方波输出。电路连接时，将USB芯片输出端口D0～D7，以及RD、WR、TXE和RXF分别与单片机任意I／O口相连接，实现从USB芯片并行I／O接口的数据读取；将D／A芯片输入端口SCLK、DIN、SYNC分别与单片机其他空余I／O口相连接，实现单片机对D／A芯片输出的控制，电路连接原理框图如图4所示。驱动电路使用USB接口芯片可实现完成USB串行总线和8位并行FIFO接口之间的相互协议转换。其优点在于，对于开发者只需熟悉单片机编程及简单的VC编程，而无需考虑固件设计以及驱动程序的编写，从而能大大缩短USB外设产品的开发周期。
2.3USB接口芯片的设计驱动电路中的USB接口芯片选用FT245R，该芯片是由FTDI公司推出的第二代USB接口芯片，与其他芯片相比，应用FT245R芯片进行USB外设开发，只需熟悉单片机编程及简单的VC编程，而无需考虑固件设计以及驱动程序的编写，从而能大大缩短USB外设产品的开发周期。此外，FT245R支持USB2．0规范，满足项目需求。FT245R芯片可实现USB接口与并行I／O接口之间数据的传输。USB收发器从计算机接受USB串行数据后，由串行接口引擎将数据转换成并行数据，储存在FIFO接收缓冲区，当读取信号为低时，就将接收缓冲区的数据送到并行输出数据线上。考虑电磁兼容性设计，在USB接口的电源端连接一个磁珠，以减少设备的噪声和USB电缆辐射对芯片产生的电磁干扰。
2.4D／A的配置及电源设计电路中使用的32通道D／A芯片最高输出电压为200V，精度为14bit，满足每路输出电压幅值和精度的要求。电路的128通道输出可由4片A／D芯片实现。A／D芯片的输出电压由单片机控制，由于单片机PIC24H与A／D芯片都支持SPI协议，因此本电路使用SPI接口传输完成单片机和A／D之间的通信。A／D芯片要实现0～200V范围内的电压输出，需要配置－5V、4．096V、5V和200V，而电路只有5V直流供电，因此需将5V转换为－5V、4．096V和200V。设计的电路中分别选用相应的升压芯片完成电压的转换。
3电路制作
根据上述设计方案，选取合适的芯片，制作完成该驱动电路，电路如图5所示。向该电路输入相应的输出电压指令，测得在0～180V的范围内，实际输出电压和期望输入电压之间的误差基本小于0．1V，满足设计要求。所设计的电路在15V、50V、75V、125V、175V这5个采样点上相应的输入－输出数据如表1所示。在0～180V的输出范围内，等间隔的选择180个点，获得输入指令和输出电压之间的关系曲线如图6所示，电路的输出电压在0～200V范围内均与输入电压指令相符。实验中的数字微流控芯片需要实现对液滴的基本操作，其方法为对液滴移动路线上的电极依次通电，所加电压为交流电压。交流电压可以通过在指定时刻对D／A芯片输入相关输出电压信息，从而获得所需交流电压输出。经过实验验证，所制作的电路可以实现对数字微流控芯片上液滴的控制。液滴移动如图7所示。
4结论
引言
DPA426是PI(PowerIntegrationGmbH)公司设计的，高度集成的DC/DC电源控制芯片。它内部集成了一个200V的高频功率MOSFET，并将PWM控制、工作频率选择、输入过欠压检测、可编程电流限制、ON/OFF开关控制、外部时钟同步、软启动及关断自动重启动、热关断保护等功能集于一身。只需极少的外部元器件就可实现众多功能，不但使设计简化，节省空间，而且可降低成本。DPA426支持正激和反激工作模式，工作频率高，贴片式封装；若将元器件及变压器采用贴片元器件和平面变压器，并采用铝基板设计，就可实现模块化设计。另外，DPA426只是DPASwitch系列控制芯片中的一种，它最大输出100W，还有DPA423－425，输出功率分别为18W，35W，70W，用户可根据需要选用。
图1
1DPA426简介
DPA426的输入电压范围为16～75V，其内部功能框图见图1，外形封装见图2，各管脚功能如下：
脚1CONTROL（C）控制脚，接内部误差放大器同相输入端，为反馈电流输入端，用于占空比控制；
脚2LINESENSE（L）在线感应脚，用于过、欠压检测，ON/OFF开关控制及外部时钟同步；
脚3EXTERNALCURRENTLIMIT（X）外部电流限制脚，用于输入电流的可编程限制；
脚4SOURCE（S）接芯片内部功率MOSFET源极；
脚5FREQUENCY（F）用于选择工作频率；
脚7DRAIN（D）接芯片内部功率MOSFET漏极。
下面介绍一下各功能的实现。
频率选择将脚5与脚4短接，工作频率为400kHz；将脚5与脚1短接，工作频率为300kHz，脚5不能悬空。
输入过欠压检测输入欠压保护的作用是使输入电压达到设定值时，芯片才开始工作，防止误触发；过压保护则是保护电路输入部分，不会因输入电压过高而损坏，见图3。
可编程电流限制将一电阻RIL接于脚3与脚4之间，就可实现对内部功率MOSFET漏极电流的限制，防止因输出过流或短路引起的损坏，见图4。
ON/OFF开关控制可实现对芯片的开关控制，脚3若悬空则芯片停止工作，见图5；若在三极在电源开启时，防止浪涌电流过大而损坏内部功率MOSFET及防止变压器饱和；自动重启动功能是在电路工作不正常时，使芯片处在一种低功耗的保护状态，恢复正常后使电路重新启动。
热关断保护用来保护芯片不因过热而损坏，当芯片温度高于137℃时，芯片内部保护电路会使内部功率MOSFET停止工作；当芯片温度低于110℃时，保护会自动解除，芯片继续工作。
2电路设计
实用电路见图8。
图8是一标准单路输出、正激式DC/DC变换器，输入电压为36～72V，48V输?时效率可达90％。电阻R1设置输入过、欠压保护分别为33V和86V；R3用来设置输入电流限制；脚5连接于脚1使芯片工作于300kHz；VR1用来嵌位功率MOSFET的漏极电压并使磁芯复位；C9及R5用来保护Q2，使漏源电压不超过Vdss；次级功率MOSFETQ1，Q2用来实现同步整流，提高整机工作效率；L2的初级用作输出扼流圈，次级整流、滤波后为芯片提供偏置电流；稳压部分采用了比较器431，与R10及R11组成的输出分压网络进行比较，并通过偏置绕组提供的偏置电流完成稳压；D3及C13组成一个软启动网络，与芯片内部限流、软启动共同用来防止电源启动时的过冲现象，R7用来给C13放电；R6，C16，R12，C14，R9，R4，C5共同完成控制循环响应。
图8