1特色工艺平台之一eNVM平台
eNVM工艺平台的主要应用产品如图2所示，在国内市场上有着很大的市场需求空间。二代身份证卡、SIM卡、社保卡、银行卡、电子门票等芯片都是使用eNVM工艺制造的。华虹NEC始终密切关注着这个领域的市场和技术发展态势，顺应其发展方向，进行技术创新升级，从0.35微米发展到现在的0.13微米工艺，华虹NEC一直保持着嵌入式非挥发性存储器技术的领先地位。EF130（0.13umeFlash嵌入式闪存）工艺是华虹NEC最新推出的的工艺平台，该工艺采用SONOS技术（SiliconOxideNitrideOxideSilicon），具有业界极具竞争力的性价比，进一步降低了智能卡、MCU和SoC等产品的生产成本。
与传统浮栅（FloatingGate）闪存单元结构相比，SONOS的主要优点是工艺简单，制造成本低，与标准CMOS工艺高度兼容性性以及更高的可靠性与更低静态功耗等。
EF130工艺平台拥有中大容量的嵌入式闪存IP，齐全的模拟IP，高速静态随机存储器和低功耗设计库，高性能的IO单元以及完善的产品和测试方案。产品平台具备拓展性的1.6~5.5V宽电压支持能力。嵌入式闪存工艺在工业温度范围内已达到业界领先的可靠性指标，运用该技术平台开发的产品的擦写寿命超过20万次，数据保存时间可达10年以上。该工艺同时具有极低的静态功耗，相当于同类工艺产品的10%的。其特性使产品更具竞争优势。
SONOS嵌入式闪存工艺正在成为主流非挥发性存储器工艺，特别适合智能卡应用。华虹NECEF130平台具有丰富和全面的Lib/IP，以及完善设计平台，可以在智能卡市场日益升级的市场竞争环境下，为客户提供又一新的支持，引领智能卡市场继续前行。
2特色工艺平台之一BCD平台
BCD是一种单片集成工艺技术。1986年由意法半导体（ST）公司率先开发成功，这种技术能够在同一芯片上制作双极型（bipolar）、CMOS型和DMOS器件，简称为BCD工艺。BCD工艺综合了双极器件高跨导、强负载驱动能力，CMOS器件集成度高、低功耗的优点以及功率器件高耐压、高效率及可降低芯片功耗等优点。DMOS器件在开关模式下工作，功耗极低，不需要昂贵的封装和冷却系统就可以将大功率传递给负载，低功耗是BCD工艺的一个主要优点之一。BCD工艺的主要应用在需要高压大电流的电源管理（电源和电池管理与保护）的领域，例如显示驱动、汽车电子、工业控制等。在显示驱动和电源管理两大市场强力驱动下，BCD工艺备受关注，成为IDM公司与晶圆代工厂Foundry的开发重点与竞争焦点。
由图4可以看出，在需要大电流的40~100V之间的电压范围，BCD技术是实现高集成度、高电压和低成本的最佳方案。BCD工艺朝着高压、高功率、高密度三个方向分化发展。高密度BCD主要的电压范围是5～50V，一些汽车电子应用会到70V。在此应用领域，BCD技术将集成越来越复杂的功能，今天，有的产品甚至集成了非挥发性存储器。许多电路集成密度较高，需要采用数字设计的方法（如集成微控制器）来实现最佳驱动以提高性能。这代表了持续增长的市场需求，即将信号处理器和功率激励部分同时集成在同一块芯片上。高密度BCD不仅仅是缩小了系统体积，减轻了重量，更带来了高可靠性，减少了各种电磁接口。有着非常广阔的市场应用前景。代表了BCD工艺的主流方向，也是最大的应用领域。电源与电池管理与保护、LED驱动与D类功放等是高密度BCD工艺主要应用领域。
早在2005年，华虹NEC就启动了BCD工艺的开发，现已经成功推出了BCD350（0.35微米BCD）与Non-epiBCD350（非外延0.35umBCD）两套BCD工艺技术平台，并成功导入量产。华虹NEC在这两个工艺平台开发过程中积累了丰富的开发经验，现正在开发0.18微米BCD工艺平台，以期为国内自主开发的电源管理和SOC芯片提供制造和生产技术平台，为实现高端电源管理和SOC芯片的国产化贡献力量。图5给出了华虹NECBCD工艺平台开发路线图。
3结束语
――首钢nec参观感受
XX年7月4日，今天早上九点我们微电子04级全体同学在首钢nec门口集合，在姜老师和鞠老师的带领下跟随首钢nec工作人员开始了我们的参观实习。虽然天气炎热，但是同学们秩序井然，而且大家参观的热情高涨，充满了兴奋与好奇。
在工作人员的陪同下，我们来到了首钢nec的小礼堂，进行了简单的欢迎仪式后，由工作人员向我们讲解了集成电路半导体材料、半导体集成电路制造工艺、集成电路设计、集成电路技术与应用前景和首钢nec有限公司概况，其中先后具体介绍了器件的发展史、集成电路的发展史、半导体行业的特点、工艺流程、设计流程，以及sgnec的定位与相关生产规模等情况。
ic产业是基础产业，是其他高技术产业的基础，具有核心的作用，而且应用广泛，同时它也是高投入、高风险，高产出、规模化，具有战略性地位的高科技产业，越来越重视高度分工与共赢协作的精神。近些年来，ic产业遵从摩尔定律高速发展，越来越多的国家都在鼓励和扶持集成电路产业的发展，在这种背景下，首钢总公司和nec电子株式会社于1991年12月31日合资兴建了首钢日电电子有限公司（sgnec），从事大规模和超大规模集成电路的设计、开发、生产、销售的半导体企业，致力于半导体集成电路制造（包括完整的生产线――晶圆制造和ic封装）和销售的生产厂商，是首钢新技术产业的支柱产业。公司总投资580.5亿日元，注册资金207.5亿日元，首钢总公司和nec电子株式会社分别拥有49.7％和50.3％的股份。目前，sgnec的扩散生产线工艺技术水平是6英寸、0.35um，生产能力为月投135000片，组装线生产能力为年产8000万块集成电路，其主要产品有线性电路、遥控电路、微处理器、显示驱动电路、通用lic等，广泛应用于计算机、程控和家电等相关领域，同时可接受客户的foundry产品委托加工业务。公司以“协力·敬业·创新·领先，振兴中国集成电路产业”为宗旨，以一贯生产、服务客户为特色，是我国集成电路产业中生产体系最完整、技术水平最先进、生产规模最大的企业之一，也是我国半导体产业的标志性企业之一。
通过工作人员的详细讲解，我们一方面回顾了集成电路相关的基础理论知识，同时也对首钢日电的生产规模、企业文化有了一个全面而深入的了解和认识。随后我们在工作人员的陪同下第一次亲身参观了sgnec的后序工艺生产车间，以往只是在上课期间通过视频观看了集成电路的生产过程，这次的实践参观使我们心中的兴奋溢于言表。
由于ic的集成度和性能的要求越来越高，生产工艺对生产环境的要求也越来越高，大规模和超大规模集成电路生产中的前后各道工序对生产环境要求更加苛刻，其温度、湿度、空气洁净度、气压、静电防护各种情况均有严格的控制。
为了减少尘土颗粒被带入车间，在正式踏入后序工艺生产车间前，我们都穿上了专门的鞋套胶袋。透过走道窗户首先映入眼帘的是干净的厂房和身着“兔子服”的工人，在密闭的工作间，大多数ic后序工艺的生产都是靠机械手完成，工作人员只是起到辅助操作和监控的作用。每间工作间门口都有严格的净化和除静电设施，防止把污染源带入生产线，以及静电对器件的瞬间击穿，保证产品的质量、性能，提高器件产品成品率。接着，我们看到了封装生产线，主要是树脂材料的封装。环氧树脂的包裹，一方面起到防尘、防潮、防光线直射的作用，另一方面使芯片抗机械碰撞能力增强，同时封装把内部引线引出到外部管脚，便于连接和应用。
在sgnec后序工艺生产车间，给我印象最深的是一张引人注目的的海报“一目了然”，通过向工作人员的询问，我们才明白其中的奥秘：在集成电路版图的设计中，最忌讳的是“一目了然”版图的出现，一方面是为了保护自己产品的专利不被模仿和抄袭；另一方面，由于集成电路是高新技术产业，毫无意义的模仿和抄袭只会限制集成电路的发展，只有以创新的理念融入到研发的产品中，才能促进集成电路快速健康发展。
在整个参观过程中，我们都能看到整洁干净的车间、纤尘不染的设备、认真负责的工人，自始至终都能感受到企业的特色文化，细致严谨的工作气氛、一丝不苟的工作态度、科学认真的工作作风。不可否认，我们大家都应该向他们学习，用他们的工作的态度与作风于我们专业基础知识的学习中，使我们能够适应目前集成电路人才的需求。
这次参观，由于集成电路生产自身的限制，我们只能通过远距离的参观，不能进一步向技术工人请教和学习而感到遗憾，总的来说，这次活动十分圆满。
关键词：半导体；制造技术；实践教学；集成电路
在目前我国强力推进自主集成电路芯片“中国芯”的研发与制造背景下，我国的微电子产业快速发展，对半导体行业的高水平专业人才的需求也随之大幅增加。但目前每年高校微电子专业的毕业生数量远远不能满足半导体制造技术业的需求，半导体制造技术行业高水平专业人才的匮乏已经成为制约其快速发展的主要瓶颈之一。为此，培养一批具备前沿半导体集成芯片的工程应用能力，掌握以半导体制造技术为载体的微电子系统研发、设计与生产能力的微电子专业人才是目前高校所面临的迫在眉睫的问题，因而加强半导体制造工艺人才的培养已成为大学教学的一个重点研究内容。
“半导体制造技术”是我院电子封装技术专业的必修课程，也是培养学生实践动手能力和创新开发能力的专业特色课程之一。该课程的目标是培养学生系统掌握微电子关键工艺及其原理，并具有一定工艺设计、分析及解决工艺问题的能力，因此，在这门课程中引入实践教学是至关重要的。
一、“半导体制造技术”课程内容的特点
“半导体制造技术”这门课程广泛涉及量子物理、电学、光学和化学等基础科学的理论概念，又涵盖半导体后端工艺的材料分析等与制造相关的高新生产技术。该课程的主要内容包括微电子集成电路制造工艺中的氧化、薄膜淀积、掺杂（离子注入和扩散）、外延、光刻和刻蚀等工艺，培养学生掌握集成电路制造工艺原理和设计、工艺流程及设备操作方法，使学生掌握集成电路制造的关键工艺及其原理。同时，该课程又是一门实践性和理论性均较强的课程，其涉及涵盖的知识面广且抽象。基于此，培养学生的实践动手、工艺分析、设计及解决问题的能力单纯依靠课堂上的讲和看是远远达不到的。如何利用多种可能的资源开展工艺实践教学，加强科学实验能力和实际工作能力的培养，是微电子专业教师的当务之急。
二、教学条件现状及实践教学的引入
1.教学条件现状
众所周知，半导体制造行业的设备如金属有机化合物化学气相沉淀、等离子增强化学气相沉积（PECVD）和磁控溅射等设备价格昂贵，且对环境条件要求苛刻。与企业相比，高等学校在半导体制造设备和场地方面的投入远远不够。为了达到该课程的教学目标，我们学校购置了一些如磁控溅射系统、PECVD、高温扩散炉和快速热处理炉等与半导体制造工艺相关的设备。
2.引入实践教学的重要性
教学和实践相辅相成，教学指导实践，实践反哺教学。为了加深学生对在课堂上所学的理论和工艺知识的理解，并培养学生的动手能力，我们在“半导体制造技术”这门课程中增添了利用PECVD技术淀积钝化层SiNx：H薄膜及快速热处理等实践课。对于薄膜淀积实践课，在实验前期，学生需要调研，确定薄膜淀积参数（如温度、时间、气流比等）；在薄膜淀积完成之后，需要通过一些手段表征薄膜的结构和性能，检查是否达到了预期的效果，如果和预期结果不相符，由老师组织学生共同探讨并解决。在学生全程参与的实践课程中，学生都感受到学习的乐趣，充分调动了学生的积极性，培养了学生提出问题、解决问题和分析问题的能力。
“半导体制造技术”课程的开展不仅要使学生掌握基本的理论知识，更重要的是通过课程传授、实践操作及企业案例等多种教学活动，激发学生的学习积极性和主动性，并提高学生的动手实践能力、分析问题和解决问题的能力。通过实践课的开展，将学生在课堂中学到的理论知识与企业的实际工作联系起来，加深了对半导体制造技术关键工艺的理解。这些教学活动有效地培养了学生的创新思维和实践能力，提高了整体的教学效果。理论和实践相结合的授课方式必将成为“半导体制造技术”课程创新型教学改革与持续发展的原动力。
参考文献：
[1]刘博，张雷鸣，王金婵，等.《半导体制造技术》双语教学的尝试和探索[J].科技创新导报，2015（2）：150-152.
[2]白晋军，李鸿强.《集成电路工艺原理》教学内容的改革探索[J].考试周刊，2013（30）：15-16.
关键词：大飞机；线缆检测；自动化；LRU
1概述
在国外，随着计算机控制技术和集成检测技术的飞速发展，将飞机制造数字化装配、自动化检测推向了一个新的高度。空客、波音、洛克希德・马丁等领先的航空制造企业，在全机线缆检测方面已经没有采用人工方式完成的方法。高效、快捷、更为可靠的全机线缆自动化集成检测技术被广泛采用。军用飞机方面欧洲的A400M、美国的F-22、F-35飞机，民机方面波音的787飞机、空客的A-350、A-380等飞机在总装配检测站位都采用自动化手段完成全机机线缆的导通、绝缘检查。
在国内，线缆集成检测技术在ARJ21等型号上陆续开始使用，因这些机型都属于中、小型飞机，测试点数相对较少，采用的整机线缆检测是基于全部使用工艺转接电缆的方法，工作量和工作效率相对能够接受。
国内正在开展的大飞机研制因为检测点数多、分散等特点，如果采用传统的主要基于转接电缆的线缆集成检测方法，工作效率低下。通过对大飞机全机线缆自动化集成检测技术的研究，在总装配检测环节上实现适用于大飞机特点的数字化、自动化检测技术，能够极大地缩短飞机的总装配周期并提升产品质量。
2线缆检测的工作原理
两线测试法原理：两线测试法是将电压表接到测试产品的两端，同时测试通过电压表的电流大小，通过欧姆定律计算出测试产品的电阻值。在使用三用表进行电缆导通时，即采用此原理，将三用表置于欧姆档，通过导通线直接测电缆的电阻值。目前国内几种机型采用的线缆集成检测技术均使用二线法进行测试。
四线测试法原理：四线测试法是将电流表和电压表分别接到测试产品的两端，这样得出来的电压值及电流值更接近产品本身的相对应的值，然后用测出的电压值与系统提供的电压进行比较从而得出产品的电阻值，相对于两线测试法来说，它的测试精度更高，测试结果更可靠。
线缆集成检测的工作原理：从接线图、电缆制造图中梳理出线缆检测的针脚关系（导通表）并输入系统检测数据库。使用工艺设备（工艺LRU、工艺转接电缆、电缆插头转接器）将全机线缆与检测设备连接起来，通过程序自动控制实现线缆导通、绝缘检查、耐压检查、总线检查并对故障智能定位。
3目前国内各机型线缆集成检测的方法及问题
在国内和国外的中、小型飞机上，全机线缆测试点数相对较少（2万点以内），采用的全机线缆检测是基于全部使用工艺转接电缆的方法，工作量和工作效率相对能够接受。
例如，欧洲台风战斗机的全机线缆集成检测现场布置大量的工艺转接电缆（该型机的测试点数不超过10000点）。但对于大飞机来说，如果测试点数是台风战斗机的三倍，测试方案仍然采用传统的全部为工艺转接电缆连接各测试点的方案是不可取的，转接电缆的存取管理和设计制造成本以及准备阶段的工作量都非常巨大。据统计，3万点的转接电缆（拿取、上机、连接）至少需要三天时间，工作量和工作效率均无法接受。
我国正在研制的大飞机（如C919飞机）线缆检测工作的特点可概括如下：
（1）全机检测点数多，检测周期长：采用自动化检测可以对全机线缆的导通、断路、短路、串接进行集成检测，判断线缆网络连接的正确性和全机线缆故障，如短路、断路、错接、漏接、多接、不正确等信息，可以加快检测速度，提高检测可靠性，避免人为差错。
（2）整机检测点分布极为广且分散，检测难度大：全机检测点数分布范围遍布整个机身段和机翼，尾翼部位、发动机短舱也有覆盖。检测过程中距离较远，易造成检测错位，全部采用转接电缆连接测试点的方法费时费力。
（3）电子设备集中放置、可实现LRU检测模块代替转接电缆完成线缆检测：如果全部采用转接电缆造成会局部检测电缆数量非常大，极易造成电缆连接错误和电缆的损坏，同时给工艺转接电缆安装、分解造成困难。
4大飞机全机线缆自动化集成检测技术的思路和核心技术
为了解决大飞机点数多、分布广、工作量大、检测难度大的问题，与国内普遍采用的全部基于工艺转接电缆的线缆集成检测方法不同，大飞机全机线缆自动化集成检测技术的设计思路是：通过工艺LRU转接，实现LRU线缆集成检测，最大程度做到工艺转接电缆的通用性，大大减少工艺转接电缆的数量和体积。通过电缆插头转接器的大量使用，大大减少工艺转接电缆的数量，提高工作效率和质量。
核心技术有如下几点：
4.1在设备集中放置的区域采用工艺LRU进行转接进行测试
现在航空机载电子成品大多采用标准机箱（如ATR系列），使用与机载成品外形及接口相同的检测LRU单元安装在原有成品的位置，一端与机上真实电缆完成对接，一端与工艺转接电缆对接（可以实现工艺转接电缆标准化），完成线缆的导通和绝缘检查，从而实现工艺转接电缆的标准化和盲插功能并增加了检测设备的使用寿命。
4.2在末端成品插头处采用工艺插头转接器
工艺插头转接器采用二极管、电阻为核心原件将相邻、相近的线束连通，在进行电缆自动化测试时，通过正反两次导通即可验证连通的两段线路的通断性能。
对机分散在末端的成品，如作动器、传感器、天线、活门等，可采用工艺插头转接器与相关电缆插头连接，达到大量节省工艺转接电缆、减轻工作强度、加快检测效率的目的。
4.3采用分布式测试架构
对于某型机全机线缆测试点数多、分散的情况，将全机按部件、段位划分为八组测试单元，采用分布式测试架构。分别在驾驶舱左、驾驶舱右、货舱前、货舱后、左机翼下、右机翼下左右主起设备舱、尾翼下布置测试终端，就近与机上电缆对接。
4.4工艺转接电缆的智能管理
对于工艺转接电缆的存放、拿取工作要采用智能化管理的方法（RFID）。每一束工艺转接电缆中均有唯一的身份识别芯片（电缆ID），通过电缆ID查找转接电缆存储位置，智能存取柜上的LED指示目标电缆存储位置，通过测试程序自动检索指示电缆存储位置。在与飞机上的工艺LRU对接时，同等规格的电缆可以实现盲插拔（可互换），通过电缆ID自动识别连接的工艺LRU，大大提高检测准备阶段的效率和工作质量。
5结束语
通过对大飞机全机线缆自动化集成检测技术的研究，从系统原理分析、国内外机型检测方法的现状和存在的问题、大飞机线缆检测工作的特点、技术的核心四个方面进行分析并提出新的适用于大飞机的全机线缆自动化集成检测技术。对于加快我国大飞机生产效率、提高检测质量有深远的意义。
参考文献
[1]徐小龙，杨庆华.民用飞机全机电缆自动化测试系统研究[J].电子技术与软件工程，2014，No.3812：91-92.
本文分析了智能功率集成电路的发展历程、应用状况和研究现状，希望能抛砖引玉，对相关领域的研究有所贡献。
【关键词】智能功率集成电路无刷直流电机前置驱动电路高压驱动芯片
1智能功率集成电路发展历程
功率集成电路（PowerIntegratedCircuit，PIC）最早出现在七十年代后期，是指将通讯接口电路、信号处理电路、控制电路和功率器件等集成在同一芯片中的特殊集成电路。进入九十年代后，PIC的设计与工艺水平不断提高，性能价格比不断改进，PIC才逐步进入了实用阶段。按早期的工艺发展，一般将功率集成电路分为高压集成电路（HighVoltageIntegratedCircuit，HVIC）和智能功率集成电路（SmartPowerIntegratedCircuit，SPIC）两类，但随着PIC的不断发展，两者在工作电压和器件结构上（垂直或横向）都难以严格区分，已习惯于将它们统称为智能功率集成电路（SPIC）。
2智能功率集成电路的关键技术
2.1离性价比兼容的CMOS工艺
BCD（Bipolar-CMOS-DMOS）工艺是目前最主要的SPIC制造工艺。它将Bipolar，CMOS和DMOS器件集成在同一个芯片上，整合了Bipolar器件高跨导、强负载驱动能力，CMOS器件集成度高、低功耗的优点以及DMOS器件高电压、大电流处理能力的优势，使SPIC芯片具有很好的综合性能。BCD工艺技术的另一个优点是其发展不像标准CMOS工艺，遵循摩尔定律，追求更小线宽、更快速度。该优点决定了SPIC的发展不受物理极限的限制，使其具有很强的生命力和很长的发展周期。归纳起来，BCD工艺主要的发展方向有三个，即高压BCD工艺、高功率BCD工艺和高密度BCD工艺。
2.2大电流集成功率器件
随着工艺和设计水平的不断提高，越来越多的新型功率器件成为新的研究热点。首当其冲的就是超结（SJ，Superjunction）MOS器件。其核心思想就是在器件的漂移区中引入交替的P/N结构。当器件漏极施加反向击穿电压时，只要P-型区与N-型区的掺杂浓度和尺寸选择合理，P-型区与N-型区的电荷就会相互补偿，并且两者完全耗尽。由于漂移区被耗尽，漂移区的场强几乎恒定，而非有斜率的场强，所以超结MOS器件的耐压大大提高。此时漂移区掺杂浓度不受击穿电压的限制，它的大幅度提高可以大大降低器件的导通电阻。由于导通电阻的降低，可以在相同的导通电阻下使芯片的面积大大减小，从而减小输入栅电容，提高器件的开关速度。因此，超结MOS器件的出现，打破了“硅极限”的限制。然而，由于其制造工艺复杂，且与BCD工艺不兼容，超结MOS器件目前只在分一立器件上实现了产品化，并未在智能功率集成电路中广泛使用。
其他新材料器件如砷化嫁（GaAs），碳化硅（SiC）具有禁带宽度宽、临界击穿电场高、饱和速度快等优点，但与目前厂泛产业化的硅基集成电路工艺不兼容，其也未被广泛应用于智能功率集成电路。
2.3芯片的可靠性
智能功率集成电路通常工作在高温、高压、大电流等苛刻的工作环境下，使得电路与器件的可靠性问题显得尤为突出。智能功率集成电路主要突出的可靠性问题包括闩锁失效问题，功率器件的热载流子效应以及电路的ESD防护问题等。
3智能功率集成电路的用
从20年前第一次被运用于音频放大器的电压调制器至今，智能功率集成电路已经被广泛运用到包括电子照明、电机驱.动、电源管理、工业控制以及显示驱动等等广泛的领域中。以智能功率集成电路为标志的第二次电子革命，促使传统产业与信息、产业融通，已经对人类生产和生活产生了深远的影响。
作为智能功率集成电路的一个重要分支，电机驱动芯片始终是一项值得研究的课题。电机驱动芯片是许多产业的核心技术之一，全球消费类驱动市场需要各种各样的电动机及控制它们的功率电路与器件。电机驱动功率小至数瓦，大至百万瓦，涵盖咨询、医疗、家电、军事、工业等众多场合，世界各国耗用在电机驱动芯片方面的电量比例占总发电量的60%-70%。因此，如何降低电机驱动芯片的功耗，提升驱动芯片的性能以最大限度的发挥电机的能力，是电机驱动芯片未来的发展趋势。
4国内外研究现状
国内各大IC设计公司和高校在电机驱动芯片的研究和开发上处于落后地位。杭州士兰微电子早期推出了单相全波风扇驱动电路SD1561，带有霍尔传感器的无刷直流风扇驱动电路SA276。其他国内设计公司如上海格科微电子，杭州矽力杰、苏州博创等均致力于LCD，LED，PDP等驱动芯片的研发，少有公司在电机驱动芯片上获得成功。国内高校中，浙江大学、东南大学、电子科技大学以及西安电子科技大学都对高压桥式驱动电路、小功率马达驱动电路展开过研究，但芯片性能相比于国外IC公司仍有很大差距。
而在功率器件的可靠性研究方面，世界上各大半导体公司和高校研究人员已经对NLDMOS的热载流子效应进行了广泛的研究。对应不同的工作状态，有不同的退化机制。直流工作状态下，中等栅压应力条件下，退化主要发生在器件表面的沟道积累区和靠近源极的鸟嘴区；高栅压应力条件下，由于Kirk效应的存在，退化主要发生在靠近漏极的侧墙区以及鸟嘴区。当工作在未钳位电感性开关（UIS}UnclampedInductiveSwitching）状态的时候，会反复发生雪崩击穿。研究表明，NLDMOS的雪崩击穿退化主要是漏极附近的界面态增加引起的，且退化的程度与流过漏极的电荷量密切相关。雪崩击穿时流过器件的电流越大，引起的退化也越严重。
参考文献
[1]洪慧，韩雁，文进才，陈科明.功率集成电路技术理论与设计[M].杭州：浙江大学出版社，2011.
[2]易扬波.功率MOS集成电路的可靠性研究和应用[D].南京：东南大学，2009.
[3]马飞.先进工艺下集成电路的静电放电防护设计及其可靠性研究[D].杭州：浙江大学，2014.
[4]郑剑锋.基于高压工艺和特定模式下的ESD防护设计与研究[D].杭州：浙江大学，2012.
关键词：集成电路；放电保护；电源钳位
1ESD保护电路
随着超大规模集成电路工艺技术的不断提高，集成电路的静电放电（ElectrostaticDischarge，ESD）保护电路的设计越来越受到了电路设计者的重视。ESD保护电路是为芯片电路提供静电电流的放电路径，以避免静电将内部电路击穿。由于静电一般来自外界，例如人体、机器，因此ESD保护电路通常在芯片的压焊盘（PAD）的周围。输出压焊盘一般与驱动电路相连，即与大尺寸的PMOS和NMOS管的漏极相连，因此这类器件本身可以用于ESD保护放电，一般情况下为了保险，输出端也加ESD保护电路；而输入压焊盘一般连接到MOS管的栅极上，因此在芯片的输入端，必须加ESD保护电路。另外，在芯片的电源（Udd）和地（Uss）端口上也要加ESD保护电路，以保证ESD电流可以从Udd安全地释放到Uss。对于高压工艺上电路的ESD保护主要有下面两个难题需要解决：一是高压晶体管器件的均匀导通性，二是电源钳位模块的闩缩效应。
2实现高压器件或芯片的静电放电保护分析
在显示器驱动芯片，电源管理芯片以及汽车电子等应用中，芯片的工作电压通常比较高，达到20V-40V甚至更高。这些芯片的设计需要选取击穿电压比较高的高压晶体管。实现对这些高压器件或芯片的静电放电保护将遇到下面的难题。
实现高压工艺应用中静电保护的一个难题是高压晶体管器件的均匀导通性。通常在低压工艺中，栅极接地类型NMOS器件（ggNMOS）结构被广泛用来保护内部核心线路。而多指条（multi-finger）并联的ggNMOS结构可以用来倍增其静电保护能力级别，从而实现预期ESD保护指标。对于高压晶体管，其一次击穿电压远大于二次击穿电压（vt2
实现高压工艺应用中静电保护的另一个难题就是如何避免电源钳位电路中闩锁效应的发生。高压NMOS器件通常都有较高的触发电压和较低的钳位电压。基于高压工艺的集成电路通常工作在20V甚至40V或更高的工作电压中，如果应用于VDD和GND之间的电路钳位电压比电路工作电压要小的时候。外部噪声出现在电路的端口上，将电源和地之间的钳位模块误触发，并形成一个低电阻通路。当钳位电压小于电路工作电压的时候，电源和地之间的低阻导通状态将一直保持住，从而形成闩缩效应，最终将导致该部分电路被烧毁。
3一种应用于高压工艺集成电路中电源钳位的器件结构设计
图1是有二极管Dp，Dn以及电源钳位模块组成的全芯片保护结构图。为了避免因外接噪声导致的电源钳位模块闩缩效应的发生，通常需要设计的钳位模块钳位电压值高于电路正常工作电压。另外就是要避免选用高压晶体管器件，因为高压晶体管器件的非均匀导通问题限制了其ESD保护能力的提升。
利用级联多个SCR器件级联的结构来实现较高的钳位电压值。通常单个SCR器件的钳位电压值非常小，在1V到2V范围之间，对于这样普通的SCR结构，即使多个级联在一起，整体结构的钳位电压将还是很小。本设计中，用一种高钳位电压值的SCR器件结构将会被选取作为级联的基本单元。
图2是一个常见的双阱工艺的SCR器件结构。其在N-Well和P-Well交界的地方，P+型掺杂将别注入，形成一个桥状区域连接N-Well和P-Well。该结构将改变传统SCR结构的正向击穿电压，从N-Well/P-Well结击穿电压值（18V-20V）降低到N-Well/P+结击穿电压（8V-12V）。采取这种低触发电压的SCR结构，便于后面的多个SCR级联结构设计。该类型SCR器件的钳位电压值可以通过调节D3和D4的尺寸，来实现高钳位电压。选取合适的D3和D4值，可以使得SCR的钳位电压逐渐接近触发电压，达到8V到12V范围。
图3分别给出了不同个数SCR器件级联结构示意图。以两级SCR器件级联结构为例，将第一级的负极(Cathode)和第二级的正极(Anode)通过金属连接在一起，保留第一级SCR器件的Anode作为级联结构的Anode，保留第二级SCR器件的Cathode作为级联结构的Cathode。
图4是不同级联级数SCR器件的TLP测试特性。随着级联级数的倍增，级联器件的触发电压值以及钳位电压值也跟着倍增。选取合适的SCR级联个数，可以实现无闩缩效应的电源钳位模块设计。比如选取四级SCR级联，其钳位电压将达到45V，可以应用在电源工作电压为40V的高压应用中的ESD保护。
4结语
本文提出的一种新型SCR结构用来提升单个SCR器件结构的钳位电压。该结构将传统SCR器件寄生BJT的发射极（寄生PNP的P+发射级和寄生NPN的N+发射级）在器件的纵向替换成P+和N+掺杂交替的方式。新型SCR器件的钳位电压将得到很大提升，选取合适的P+和N+掺杂面积比例，可以调整钳位电压的大小，使得钳位电压值高于电路正常工作电压范围，从而有效避免闩缩效应的发生。该发明在实际应用中，需要选取合适的参数：正极到负极之间的距离，N+和P+掺杂的面积比例。
相对于级联FOD，MOSFET的结构而言，选取级联SCR器件的最大优点是，其单位面积静电防护能力非常高，可以使得设计面积得到优化。上面单个SCR器件的宽度为50um，其不同级数级联SCR的二次击穿电流都接近2A，人体模式（HBM）静电保护能力将会接近3KV（2A*1500ohm）。从而达到优化芯片面积的目的。
参考文献：